HOME > 研究科ニュース

研究科ニュース

文部科学大臣・文部科学大臣表彰若手科学者賞 受賞研究
「半導体ナノワイヤの集積技術と電子素子応用に関する研究」の紹介

はじめに

図.1 表彰式会場の様子
図.1 表彰式会場の様子

この度、平成27年度科学技術分野の文部科学大臣表彰・若手科学者賞を受賞する機会を賜りました。この賞は、萌芽的な研究、独創的視野に立った研究等、高度な研究開発能力を示す顕著な研究業績をあげた40歳未満の若手研究者を対象としています。受賞では、筆者がこれまで継続して研究している「半導体ナノワイヤの集積技術と電子素子応用に関する研究」が評価されました。受賞に際して、研究科ニュース執筆の機会をいただき、誠にありがとうございます。

筆者は、北海道大学大学院情報科学研究科博士課程(情報エレクトロニクス専攻集積電子デバイス講座)修了後、現在まで本学で研究・教育活動を継続して参りました。今回、このような形で、名誉ある賞を賜ったことを心より嬉しく思うとともに、学生の頃から指導をいただいている集積電子デバイス研究室・福井孝志特任教授をはじめ、集積ナノシステム研究室・本久順一教授ならびに、量子集積エレクトロニクス研究センター、本学科の先生方、学生の皆様、スタッフの皆様にこの場を借りまして、厚く御礼を申し上げます。皆様の多大なるご指導、ご支援によって、本賞の受賞に繋がったと思います。ここでは、受賞した研究内容について紹介します。

皆さんの持っているスマートフォンなどの情報端末やパソコンに代表されるような電子機器・デジタル家電は日進月歩で進化しています。その進化を支えるのは、頭脳となる半導体集積回路(LSI)の高性能化です。現在の集積回路(LSI)は、構成要素の電界効果トランジスタ(FET)を小さくし、集積度を高めることで、高性能化、低消費電力化、低コスト化を実現してきました。しかしながら、近年、低消費電力化が頭打ちになり、LSIの消費電力が大幅に急増しています。低消費電力化の妨げになっているのはリーク電流の増大による待機電力の増加と、個々のFETのサブスレッショルド係数に理論的な限界(最小値60 mV/桁)があるためです。この理論的な限界は、キャリアの熱拡散的振る舞いで決まり、MOSFETではこの値を下回ることができません。

リーク電流を抑えながら、FETを高性能化する手法として、現在はフィン型構造と呼ばれる立体ゲート構造がシリコンMOSFETで実用化されています。この傾向は、将来的にサラウンディングゲート構造と呼ばれる、チャネルの全方位がゲート電極で包埋された構造になると言われ、次世代FET構造になるのではないかと目されています。これは縦方向にFETを集積しFETの占有面積を25%まで縮小できることから、高性能スイッチの高密度集積を実現できるからです。また、電子や正孔を流す材料をシリコンからIII-V族化合物半導体やゲルマニウムに置き換える試みも検討されています。これは、シリコンと比べると、これらの材料の方が、低い電圧で電子・正孔をより速く流すことができるからです。一方、サブスレッショルド係数を理論限界以下に下げるため、FETのキャリアの熱拡散を、他の物理機構に替えることが議論され始めています。従って、シリコンとIII-V族化合物半導体の、いわゆるヘテロエピタキシャル技術の成熟が、これらの電子素子応用の進展に大きく貢献します。しかしながら、シリコン上でIII-V族化合物半導体からなる立体ナノ構造を均一に異種集積する技術が困難であったため、これらの研究の進展は遅れていました。

1.シリコン上のIII-Vナノワイヤ選択成長技術

そこで、本研究では、まずシリコン基板上にIII-V族半導体ナノワイヤを自在に集積できる技術を確立しました。ナノワイヤの作製には、有機金属気相成長法と選択成長技術を利用しています。これは、図2のように、リソグラフィ技術によるトップダウンと結晶成長技術のボトムアップを融合した技術です。この手法は、位置・サイズの制御を非晶質によるマスクテンプレートの開口サイズで決定し、任意の位置・サイズに結晶を作製し、ナノワイヤの作製に触媒金属を利用しない手法です。この作製手法において、極性をもたないシリコン結晶表面に極性表面を形成する技術がブレークスルーとなりました。シリコンの最表面の原子配列を精緻に特定の原子で並び替えることで、図2の様に、Si基板上に高均一の垂直自立したIII-Vナノワイヤを集積することができます。さらに、微細直径からなるIII-Vナノワイヤとシリコンの界面では、従来の成長技術で困難であった、ミスフィット転位のないコヒーレント成長を実現できることも明らかにしました。

fig02
図.2 (a)MOVPE選択成長によるIII-Vナノワイヤの成長、(b)シリコン上のGaAsナノワイヤアレイ

2.Si上のIII-Vナノワイヤ縦型トランジスタ

次に、これらのIII-V族化合物半導体ナノワイヤを用いて縦型トランジスタ構造を作製するため3次元デバイス立体加工技術を確立しました。シリコン上のIII-V族化合物半導体ナノワイヤ縦型トランジスタ研究では、シリコン基板上に図3のようなコア・マルチシェルナノワイヤを集積しました。この構造は、皆さんのスマートフォンなどに搭載されている無線用の高移動度トランジスタ(HEMT)と同様の構造を、シリコン上のナノワイヤの側面に集積した構造です。このナノワイヤを用いて、縦型トランジスタ作製プロセス加工することで、図4のような縦型トランジスタ素子を作製することができます。図5はそのスイッチング特性です。Si基板上の半導体ナノワイヤで、世界に先駆け変調ドープ構造・HEMT構造を有したナノワイヤ縦型トランジスタを報告しました。変調ドープ構造にすると中心のナノワイヤに二次元電子ガスが生成され、散乱の少ない電子の走行を達成することができます。これにより、III-Vナノワイヤ縦型トランジスタでSi-MOSFET特性を大幅に上回る性能を報告しています【1】。

fig03 fig04
図.3 変調ドープ構造をもつ
コア・マルチシェルナノワイヤの模式図
図.4 縦型トランジスタ構造の模式図
 
fig05
図.5 シリコン上のナノワイヤ縦型トランジスタのスイッチ特性(伝達特性)
 

3.Si/III-Vヘテロ接合界面のトンネルトランジスタ応用

FETの駆動電圧の低減化には、サブスレッショルド係数(SS)の急峻化が有効になります。これは、FETの電流をlogスケールで見たとき、電流を一桁増加させるのに必要な電圧の大きさを表す指標です。CMOSのデジタル演算では、FETの電流値は5桁の変位でon/offを決定しています。従って、この係数が小さければ小さいほど、より少ない電圧でLSIを動作させる事ができます。しかし、従来のMOSFETは、電子・正孔の熱拡散機構で流れる電流でスイッチングしているため、室温のSS係数には物理的な限界(SS ~ 60 mV/桁)があります。このSS係数に物理限界があるため、縦型トランジスタ構造と化合物半導体を用いたとしても、将来的には低消費電力化は限界を向かえ、現在と同じ課題を生じます。

この課題の抜本的な解決策として、半導体ナノワイヤ異種集積技術で生じるIII-V/Si接合界面に新しい物性を見出し、低電圧駆動する新型トンネルFETを提案し実証しました。また、集積技術の延長として、新しい界面・素子を開拓する目的もあります。具体的には、シリコン基板上のInAsナノワイヤのSi/InAs固相界面を利用し、このヘテロ接合界面に生じるトンネル輸送過程をゲート電圧で変調する素子構造を提案しました。これは、FET構造を縦型にしてラップ状にゲート電極を作ることで、電流のリークを極力抑える工夫をしています。さらに、結晶成長技術によってシリコンとInAsナノワイヤ界面を形成し、その界面で生じる電子のトンネル効果による電流をスイッチ素子に使うことで、図6に示すように、従来のMOSFETの物理限界を突破(最小SS = 12 mV/桁, 平均SS = 21 mV/桁)できることを実証しました。仮に、この性能を持つトンネルFETでSi-CMOSやLSIを構成できると、消費電力を90%以上削減できることができます。これらの技術・素子は、単純な異種集積技術で急峻なヘテロ接合が形成できることから、次世代以降の低消費スイッチ素子としてこの要素技術を応用が期待されます。現在では、ナノワイヤの抵抗率がスイッチング特性の立ち上がり電圧制御の重要な要因となることを明らかにし、物理的には非常に小さなトンネル電流を1000倍以上に増加させるアイデアも研究しています。

fig06
図.6 InAsナノワイヤ/Siヘテロ接合界面を用いた縦型トンネルFETのスイッチ性能

4.将来展望

これらの電子素子をLSI技術に導入した場合、現在の集積回路を高性能化しながら、回路全体の消費電力を10%以下に削減できる潜在的な性能を有しています。また、あらゆるデジタル家電の待機電力やモバイル機器の電池の消費を大幅に削減することができ、低消費電力化の観点から、電子機器に幅広く貢献することができます。将来的には、照明下で発電した微小な電力で駆動するような、セルフパワー型のLSI、スマートフォンを実現することができ、人間の生活様式を大きく変えることができるかもしれません。

今後は、CMOS回路応用や、これらの技術を如何にラボ・研究レベルから開発・実用レベルに、発展させるかが課題です。また、本研究成果が得られた背景には、本学および量子集積エレクトロニクス研究センターの高性能機器・装置を駆使できる環境があったことも大きな要因です。新しいアイデアや発想を短いスパンで具現化できる環境の整備や、これらの設備の継続的な維持と、替えがたい高度な技術・知見の蓄積を如何にこれから繋げるかも大きな課題になります。

参考文献【1】 K. Tomioka, M. Yoshimura, T. Fukui, Nature 488 (2012) pp.189

写真:冨岡 克広 助教


情報科学研究科 情報エレクトロニクス専攻
集積ナノシステム研究室・助教
博士(工学)  冨岡 克広


ニュース一覧へ

ページの先頭へ