HOME > 研究活動・産学官連携 > ネットジャーナル > ネットジャーナル36

ネットジャーナル36

大容量の動画像データをリアルタイムに補正する
画像処理ハードウェアIPの設計と実装

写真:博士(工学)栗原 正仁 教授

情報科学研究科 メディアネットワーク専攻 
情報通信システム学講座 情報通信ネットワーク研究室・准教授
博士(情報学) 筒井 弘

プロフィール

2000年、京都大学工学部電気電子工学科卒。2005年、同大学院情報学研究科通信情報システム専攻 博士後期課程 修了(博士/情報学)。同年、京都大学大学院情報学研究科 特任助手。2007年、大阪大学大学院情報科学研究科 特任助教。2010年、京都大学大学院情報学研究科 助教。2013年より北海道大学大学院情報科学研究科情報通信ネットワーク研究室 准教授。

フルハイビジョンのデータをリアルタイムに処理

――画像処理ハードウェアIPとはどのようなものですか。

筒井 近年、デジタルテレビに代表されるフルハイビジョン対応のデジタル機器が広く普及しています。その背景には半導体微細化技術の発展があるのですが、Full HD動画像の場合、解像度は1,920×1,080画素(2.1Mpixel)、1秒あたりのフレーム(画像)数は60枚、1画素あたりのビット数は24ビット(3,000Mbps)で地上デジタル放送のビットレート(最大16.85 Mbps)と比較しても非常に大きなデータ量になります。

膨大な量の動画像データの各種処理をリアルタイムに行うには、ソフトウェアではなくハードウェアで実現することが多く、その場合データをどのように一時的に保持し、どのように滞りなく処理するかがカギとなります。実装するハードウェアにはIP(IPコア)を組み込んだLSIやFPGAが広く使われます。IPとはSemiconductor Intellectual Property Coreのことで元々は知的財産という意味ですが、情報通信の世界ではLSIを構成する際に利用される再利用可能な機能ブロックを差し、System-on-a-chip (SoC)を実装するために広く利用されています。代表的なものに携帯音楽プレイヤーや携帯ゲーム機、スマートフォンなどに広く用いられているARMプロセッサがあります。私の研究では、画像処理ハードウェアIPの設計とFPGAへの実装に関する研究開発を進めています。本研究の特長はアルゴリズムとハードウェアの両方を見ながら開発している点で、産業界への応用展開を視野に入れた高速・高品質・低電力を実現するハードウェアの開発・実装を目指しています。

ページの先頭へ